LPC1850FET180,551 ARM Mikrokontrolluri – MCU Cortex-M3 200kB SRAM 200 kB SRAM

• Il-qalba tal-proċessur – proċessur ARM Cortex-M3 (verżjoni r2p1), li jaħdem fi frekwenzi sa 180 MHz.

– ARM Cortex-M3 built-in Memory Protection Unit (MPU) li tappoġġja tmien reġjuni.

– ARM Cortex-M3 built-in Nested Vectored Interrupt Controller (NVIC).

– Input Non-maskable Interrupt (NMI).

– JTAG u Serial Wire Debug, serial trace, tmien breakpoints, u erba 'watch points.

– Appoġġ tal-Modulu tat-Traċċa Mtejba (ETM) u l-Buffer tat-Traċċa Mtejba (ETB).

– Timer tal-qurdien tas-sistema.

• Memorja fuq iċ-ċippa

– 200 kB SRAM għall-użu tal-kodiċi u tad-dejta.

– Blokki SRAM multipli b'aċċess separat għall-karozzi tal-linja.

– ROM ta' 64 kB li fiha boot code u sewwieqa tas-softwer fuq iċ-ċippa.

– Memorja 64 bit + 256 bit Programmabbli ta’ One-Time (OTP) għal użu għal skopijiet ġenerali.

• Unità tal-ġenerazzjoni tal-arloġġ

– Oxxillatur tal-kristall b'firxa operattiva ta '1 MHz sa 25 MHz.

– Oxxillatur RC intern ta '12 MHz mirqum għal preċiżjoni ta' 1.5 % fuq it-temperatura u l-vultaġġ.

– Oxxillatur tal-kristall RTC b'qawwa ultra baxxa.

– Tliet PLLs jippermettu t-tħaddim tas-CPU sal-rata massima tas-CPU mingħajr il-ħtieġa ta 'kristall ta' frekwenza għolja.It-tieni PLL huwa ddedikat għall-USB ta 'veloċità għolja, it-tielet PLL jista' jintuża bħala PLL awdjo.

– Ħruġ tal-arloġġ

• Periferali diġitali konfigurabbli:

– Subsistema ta' Timer Konfigurabbli mill-Istat (SCTimer/PWM) fuq AHB.

– Global Input Multiplexer Array (GIMA) jippermetti li jaqsmu l-inputs u l-outputs multipli ma’ periferali mmexxija mill-avvenimenti bħal tajmers, SCTimer/PWM, u ADC0/1

• Interfaces serjali:

– Quad SPI Flash Interface (SPIFI) b'dejta 1-, 2-, jew 4-bit b'rati sa 52 MB kull sekonda.

– 10/100T Ethernet MAC b'interfaces RMII u MII u appoġġ DMA għal throughput għoli b'tagħbija CPU baxxa.Appoġġ għall-ittimbrar tal-ħin IEEE 1588/timbru tal-ħin avvanzat (IEEE 1588-2008 v2).

– Interfaċċja waħda ta 'Ospitanti/Apparat/OTG ta' USB 2.0 b'veloċità għolja b'appoġġ DMA u PHY ta 'veloċità għolja fuq iċ-ċippa (USB0).

– Interfaċċja waħda ta 'Ospitanti/Apparat USB 2.0 b'veloċità għolja b'appoġġ DMA, PHY b'veloċità sħiħa fuq iċ-ċippa u interface ULPI għal PHY estern ta' veloċità għolja (USB1).

– Software tat-test elettriku tal-interface USB inkluż fil-munzell tal-USB ROM.

– Erba '550 UARTs b'appoġġ DMA: UART wieħed b'interface modem sħiħa;UART wieħed b'interface IrDA;tliet USARTs jappoġġjaw il-modalità sinkronika UART u interface ta 'smart card li tikkonforma mal-ispeċifikazzjoni ISO7816.

– Sa żewġ kontrolluri C_CAN 2.0B b'kanal wieħed kull wieħed.L-użu tal-kontrollur C_CAN jeskludi t-tħaddim tal-periferali l-oħra kollha konnessi mal-istess pont tal-linja Ara Figura 1 u Ref.2.

– Żewġ kontrolluri SSP b'appoġġ FIFO u multi-protokoll.Iż-żewġ SSPs b'appoġġ DMA.

– Interfaċċja waħda Fast-mode Plus I2C-bus b'modalità monitor u b'pinnijiet I/O open-drain li jikkonformaw mal-ispeċifikazzjoni sħiħa tal-I2C-bus.Jappoġġja rati tad-dejta sa 1 Mbit/s.

– Interface standard wieħed I2C-bus b'mod ta 'monitor u pins standard I/O.

– Żewġ interfaces I2S b'appoġġ DMA, kull wieħed b'input wieħed u output wieħed.

• Periferali diġitali:

– Kontrollur tal-Memorja Esterna (EMC) li jappoġġja tagħmir estern SRAM, ROM, flash NOR, u SDRAM.

– Kontrollur LCD b'appoġġ DMA u riżoluzzjoni tal-wiri programmabbli sa 1024 H

– 768 V. Jappoġġja pannelli STN monokromati u bil-kulur u pannelli bil-kulur TFT;jappoġġja 1/2/4/8 bpp Color Look-Up Table (CLUT) u mapping dirett tal-pixel 16/24-bit.

– Interfaċċja tal-kard tal-Input Diġitali Sikura (SD/MMC).

– Kontrollur DMA ta’ Għan Ġenerali bi tmien kanali jista’ jaċċessa l-memorji kollha fuq l-AHB u l-iskjavi kollha AHB kapaċi DMA.

– Sa 164 pinn ta 'Input/Output għal Għan Ġenerali (GPIO) b'resistors konfigurabbli pull-up/pull-down.

– Ir-reġistri GPIO jinsabu fuq l-AHB għal aċċess veloċi.Il-portijiet GPIO għandhom appoġġ DMA.

– Sa tmien pinnijiet GPIO jistgħu jintgħażlu mill-brilli GPIO kollha bħala sorsi ta’ interruzzjoni sensittivi għat-tarf u għall-livell.

– Żewġ moduli ta' interruzzjoni tal-grupp GPIO jippermettu interruzzjoni bbażata fuq mudell programmabbli ta' stati ta' input ta' grupp ta' pins GPIO.

– Erba 'timer/counters għal skopijiet ġenerali b'kapaċitajiet ta' qbid u taqbila.

– Kontroll tal-mutur wieħed PWM għall-kontroll tal-mutur bi tliet fażijiet.

– One Quadrature Encoder Interface (QEI).

– Timer ta' Interruzzjoni Ripetittiva (timer RI).

– Timer tal-għassies bit-tieqa.

– Arloġġ Real-Time (RTC) b'enerġija ultra baxxa fuq dominju ta' enerġija separat b'256 bytes ta' reġistri ta' backup li jaħdmu bil-batterija.

– Timer tal-allarm;jistgħu jiġu mħaddma bil-batterija.

• Periferali analogi:

– DAC wieħed 10-bit b'appoġġ DMA u rata ta 'konverżjoni tad-dejta ta' 400 kSamples/s.

– Żewġ ADCs 10-bit b'appoġġ DMA u rata ta 'konverżjoni tad-dejta ta' 400 kSamples/s.Sa tmien kanali ta 'input għal kull ADC.

• ID unika għal kull apparat.

• Qawwa:

– Provvista ta 'enerġija waħda ta' 3.3 V (2.2 V sa 3.6 V) b'regolatur tal-vultaġġ intern fuq iċ-ċippa għall-provvista tal-qalba u d-dominju tal-enerġija RTC.

– Id-dominju tal-enerġija RTC jista’ jitħaddem separatament minn provvista ta’ batterija ta’ 3 V.

– Erba 'modi ta' enerġija mnaqqsa: Sleep, Deep-sleep, Power-down, u Deep power-down.

– Qawmien tal-proċessur mill-modalità Sleep permezz ta’ interruzzjonijiet ta’ riattivazzjoni minn diversi periferali.

– Qawmien mill-modi Deep-sleep, Power-down, u Deep power-down permezz ta’ interruzzjonijiet esterni u interruzzjonijiet iġġenerati minn blokki li jaħdmu bil-batterija fid-dominju tal-enerġija RTC.

– Individwazzjoni ta' brownout b'erba' limiti separati għal interruzzjoni u reset sfurzat.

– Irrisettja Power-On (POR).

• Disponibbli bħala pakketti LQFP ta '144-pin u bħala pakketti BGA ta' 256-pin, 180-pin, u 100-pin.

• Industrijali

• Qarrejja RFID

• Konsumatur

• e-Metering

• Oġġetti abjad