LPC1850FET180,551 Mikrokontrolluri ARM – MCU Cortex-M3 200kB SRAM 200 kB SRAM

• Qalba tal-proċessur – proċessur ARM Cortex-M3 (verżjoni r2p1), li jaħdem fi frekwenzi sa 180 MHz.

– Unità ta' Protezzjoni tal-Memorja (MPU) integrata fl-ARM Cortex-M3 li tappoġġja tmien reġjuni.

– Kontrollur ta' Interruzzjoni Vektorizzata Nested (NVIC) integrat fl-ARM Cortex-M3.

– Input ta' Interruzzjoni Mhux Maskabbli (NMI).

– Debug tal-JTAG u tal-Wajer Serjali, traċċa tas-serje, tmien breakpoints, u erba' watch points.

– Appoġġ għall-Modulu ta' Traċċar Imtejjeb (ETM) u l-Buffer ta' Traċċar Imtejjeb (ETB).

– Tajmer tal-marka tas-sistema.

• Memorja fuq iċ-ċippa

– 200 kB SRAM għall-użu tal-kodiċi u d-dejta.

– Blokki SRAM multipli b'aċċess separat għall-bus.

– ROM ta' 64 kB li fiha kodiċi tal-ibbutjar u sewwieqa tas-softwer on-chip.

– Memorja Programmabbli Darba Waħda (OTP) ta' 64 bit + 256 bit għal użu ġenerali.

• Unità tal-ġenerazzjoni tal-arloġġ

– Oxxillatur tal-kristall b'firxa operattiva ta' 1 MHz sa 25 MHz.

– Oxxillatur RC intern ta' 12 MHz imnaqqas għal preċiżjoni ta' 1.5% fuq it-temperatura u l-vultaġġ.

– Oxxillatur tal-kristall RTC b'qawwa ultra-baxxa.

– Tliet PLLs jippermettu t-tħaddim tas-CPU sal-massimu tar-rata tas-CPU mingħajr il-ħtieġa ta' kristall ta' frekwenza għolja. It-tieni PLL huwa ddedikat għall-USB b'veloċità għolja, it-tielet PLL jista' jintuża bħala PLL tal-awdjo.

– Ħruġ tal-arloġġ

• Periferali diġitali konfigurabbli:

– Subsistema ta' Timer Konfigurabbli tal-Istat (SCTimer/PWM) fuq l-AHB.

– Global Input Multiplexer Array (GIMA) jippermetti li jiġu konnessi diversi inputs u outputs ma' periferali mmexxija minn avvenimenti bħal timers, SCTimer/PWM, u ADC0/1

• Interfejsijiet serjali:

– Quad SPI Flash Interface (SPIFI) b'dejta ta' 1, 2, jew 4 bit b'rati sa 52 MB kull sekonda.

– 10/100T Ethernet MAC b'interfejsijiet RMII u MII u appoġġ DMA għal throughput għoli b'tagħbija baxxa tas-CPU. Appoġġ għall-ittimbrar tal-ħin/ittimbrar tal-ħin avvanzat tal-IEEE 1588 (IEEE 1588-2008 v2).

– Interfaċċja waħda ta' Host/Apparat/OTG USB 2.0 b'veloċità għolja b'appoġġ DMA u PHY (USB0) b'veloċità għolja on-chip.

– Interfaċċja waħda ta' Host/Apparat USB 2.0 b'veloċità għolja b'appoġġ għad-DMA, PHY b'veloċità sħiħa on-chip u interfaċċja ULPI ma' PHY estern b'veloċità għolja (USB1).

– Softwer tat-test elettriku tal-interfaċċja USB inkluż fl-istack ROM USB.

– Erba' 550 UARTs b'appoġġ għad-DMA: UART wieħed b'interfaċċja sħiħa tal-modem; UART wieħed b'interfaċċja tal-IrDA; tliet USARTs jappoġġjaw il-modalità sinkronika tal-UART u interfaċċja ta' smart card li tikkonforma mal-ispeċifikazzjoni ISO7816.

– Sa żewġ kontrolluri C_CAN 2.0B b'kanal wieħed kull wieħed. L-użu tal-kontrollur C_CAN jeskludi t-tħaddim tal-periferali l-oħra kollha konnessi mal-istess pont tal-bus Ara l-Figura 1 u r-Ref. 2.

– Żewġ kontrolluri SSP b'appoġġ FIFO u multi-protokoll. Iż-żewġ SSPs b'appoġġ DMA.

– Interfaċċja waħda Fast-mode Plus I2C-bus bil-modalità monitor u b'pinnijiet I/O open-drain li jikkonformaw mal-ispeċifikazzjoni sħiħa tal-I2C-bus. Jappoġġja rati tad-dejta sa 1 Mbit/s.

– Interfaċċja standard waħda tal-I2C-bus bil-modalità tal-monitor u pinnijiet I/O standard.

– Żewġ interfejsijiet I2S b'appoġġ DMA, kull waħda b'input wieħed u output wieħed.

• Periferali diġitali:

– Kontrollur tal-Memorja Esterna (EMC) li jappoġġja apparati esterni SRAM, ROM, NOR flash, u SDRAM.

– Kontrollur LCD b'appoġġ DMA u riżoluzzjoni tal-wiri programmabbli sa 1024 H

– 768 V. Jappoġġja pannelli STN monokromi u bil-kulur u pannelli bil-kulur TFT; jappoġġja Tabella ta' Look-Up tal-Kulur (CLUT) ta' 1/2/4/8 bpp u mmappjar dirett tal-pixel ta' 16/24-bit.

– Interfaċċja tal-kard tal-Input/Output Diġitali Sikur (SD/MMC).

– Kontrollur tad-DMA għal Skop Ġenerali bi tmien kanali jista' jaċċessa l-memorji kollha fuq l-AHB u l-iskjavi kollha tal-AHB b'kapaċità DMA.

– Sa 164 pin ta' Input/Output għal Skop Ġenerali (GPIO) b'reżisturi pull-up/pull-down konfigurabbli.

– Ir-reġistri GPIO jinsabu fuq l-AHB għal aċċess veloċi. Il-portijiet GPIO għandhom appoġġ DMA.

– Sa tmien pinnijiet GPIO jistgħu jintgħażlu mill-pinnijiet GPIO kollha bħala sorsi ta' interruzzjoni sensittivi għat-tarf u l-livell.

– Żewġ moduli ta' interruzzjoni tal-grupp GPIO jippermettu interruzzjoni bbażata fuq mudell programmabbli ta' stati ta' input ta' grupp ta' pinnijiet GPIO.

– Erba’ timer/counters għal skopijiet ġenerali b’kapaċitajiet ta’ qbid u tqabbil.

– PWM ta' kontroll ta' mutur wieħed għal kontroll ta' mutur bi tliet fażijiet.

– Interfaċċja Waħda ta' Encoder Quadrature (QEI).

– Tajmer ta' Interruzzjoni Ripetittiva (tajmer RI).

– Tajmer tal-għassa bit-tieqa.

– Arloġġ f'Ħin Reali (RTC) b'konsum ultra-baxx ta' enerġija fuq dominju tal-enerġija separat b'256 byte ta' reġistri ta' backup li jaħdmu bil-batterija.

– Tajmer tal-allarm; jista' jaħdem bil-batterija.

• Periferali analogi:

– DAC wieħed ta' 10-bit b'appoġġ DMA u rata ta' konverżjoni tad-dejta ta' 400 kSamples/s.

– Żewġ ADCs ta' 10-bit b'appoġġ DMA u rata ta' konverżjoni tad-dejta ta' 400 kSamples/s. Sa tmien kanali tad-dħul għal kull ADC.

• ID unika għal kull apparat.

• Qawwa:

– Provvista tal-enerġija waħda ta' 3.3 V (2.2 V sa 3.6 V) b'regolatur tal-vultaġġ intern on-chip għall-provvista ewlenija u d-dominju tal-enerġija RTC.

– Id-dominju tal-enerġija RTC jista' jiġi mħaddem separatament minn provvista ta' batterija ta' 3 V.

– Erba’ modi ta’ enerġija mnaqqsa: Sleep, Sleep profond, Tifqigħ, u Tifqigħ profond.

– Il-proċessur iqajjem mill-modalità Sleep permezz ta' interruzzjonijiet ta' qawmien minn diversi periferali.

– Qawmien mill-modi Deep-sleep, Power-down, u Deep power-down permezz ta' interruzzjonijiet esterni u interruzzjonijiet iġġenerati minn blokki li jaħdmu bil-batterija fid-dominju tal-enerġija RTC.

– Sejbien ta' brownout b'erba' limiti separati għal interruzzjoni u reset sfurzat.

– Irrisettjar mal-Mixgħul (POR).

• Disponibbli bħala pakketti LQFP ta' 144-pin u bħala pakketti BGA ta' 256-pin, 180-pin, u 100-pin.

• Industrijali

• Qarrejja tal-RFID

• Konsumatur

• Kejl elettroniku

• Apparati bojod