LCMXO2-2000HC-4BG256C FPGA – Array ta' Bieb Programmabbli fil-Post 2112 LUTs 207 IO 3.3V 4 Spd
♠ Deskrizzjoni tal-Prodott
| Attribut tal-Prodott | Valur tal-Attribut |
| Manifattur: | Kannizzata |
| Kategorija tal-Prodott: | FPGA - Array ta' Bieb Programmabbli fil-Post |
| RoHS: | Dettalji |
| Serje: | LCMXO2 |
| Numru ta' Elementi Loġiċi: | 2112 LE |
| Numru ta' I/Os: | 206 I/O |
| Vultaġġ tal-Provvista - Min: | 2.375 V |
| Vultaġġ tal-Provvista - Massimu: | 3.6 V |
| Temperatura Minima tat-Tħaddim: | 0°C |
| Temperatura Massima tat-Tħaddim: | + 85°C |
| Rata tad-Data: | - |
| Numru ta' Trasmettituri: | - |
| Stil ta' Immuntar: | SMD/SMT |
| Pakkett / Kaxxa: | CABGA-256 |
| Ippakkjar: | Trej |
| Marka: | Kannizzata |
| RAM Distribwita: | 16-il kbit |
| RAM tal-Blokk Inkorporata - EBR: | 74 kbit |
| Frekwenza Massima tat-Tħaddim: | 269 MHz |
| Sensittiv għall-Umdità: | Iva |
| Numru ta' Blokki ta' Array Loġiċi - LABs: | 264 LAB |
| Kurrent tal-Provvista Operattiva: | 4.8 mA |
| Vultaġġ tal-Provvista tat-Tħaddim: | 2.5 V/3.3 V |
| Tip ta' Prodott: | FPGA - Array ta' Bieb Programmabbli fil-Post |
| Kwantità tal-Pakkett tal-Fabbrika: | 119 |
| Sottokategorija: | Ċirkwiti Integrati tal-Loġika Programmabbli |
| Memorja Totali: | 170 kbit |
| Isem kummerċjali: | MachXO2 |
| Piż tal-Unità: | 0.429319 oz |
1. Arkitettura Loġika Flessibbli
• Sitt apparati b'256 sa 6864 LUT4s u 18 sa 334 I/Os Apparati b'Enerġija Ultra Baxxa
• Proċess avvanzat ta' enerġija baxxa ta' 65 nm
• Qawwa standby baxxa daqs 22 µW
• I/Os differenzjali ta' swing baxx programmabbli
• Modalità stand-by u għażliet oħra ta' ffrankar tal-enerġija 2. Memorja Inkorporata u Distribwita
• Sa 240 kbits sysMEM™ RAM tal-Blokk Inkorporat
• RAM Distribwita sa 54 kbits
• Loġika ta' kontroll FIFO dedikata
3. Memorja Flash tal-Utent fuq iċ-Ċippa
• Sa 256 kbits ta' Memorja Flash tal-Utent
• 100,000 ċiklu ta' kitba
• Aċċessibbli permezz ta' interfejsijiet WISHBONE, SPI, I2C u JTAG
• Jista' jintuża bħala PROM tal-proċessur artab jew bħala memorja Flash
4. I/O Sinkroniku tas-Sors Pre-Inġinerjat
• Reġistri DDR fiċ-ċelloli I/O
• Loġika tal-gerijiet dedikata
• Gerijiet 7:1 għall-I/Os tal-Wiri
• DDR Ġeneriku, DDRX2, DDRX4
• Memorja DDR/DDR2/LPDDR dedikata b'appoġġ DQS
5. Buffer I/O Flessibbli u ta' Prestazzjoni Għolja
• Il-buffer sysIO™ programmabbli jappoġġja firxa wiesgħa ta' interfejsijiet:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
– SSTL 25/18
– HSTL 18
– Inputs tat-trigger Schmitt, sa isteresi ta' 0.5 V
• L-I/Os jappoġġjaw socketing sħun
• Terminazzjoni differenzjali fuq iċ-ċippa
• Modalità pull-up jew pull-down programmabbli
6. Arloġġ flessibbli fuq iċ-ċippa
• Tmien arloġġi primarji
• Sa żewġ arloġġi tat-tarf għal interfejsijiet I/O b'veloċità għolja (naħat ta' fuq u ta' isfel biss)
• Sa żewġ PLLs analogi għal kull apparat b'sintesi ta' frekwenza frazzjonali-n
– Firxa wiesgħa ta' frekwenza tad-dħul (minn 7 MHz sa 400 MHz)
7. Mhux volatili, Rikonfigurabbli Infinitament
• Mixgħul immedjat
– jixgħel f'mikrosekondi
• Soluzzjoni sigura b'ċippa waħda
• Programmabbli permezz ta' JTAG, SPI jew I2C
• Jappoġġja l-ipprogrammar fl-isfond ta' non-vola
8. memorja tal-madum
• Dual boot fakultattiv b'memorja SPI esterna
9. Rikonfigurazzjoni ta' TransFR™
• Aġġornament tal-loġika fil-qasam waqt li s-sistema tkun qed topera
10. Appoġġ Imtejjeb fil-Livell tas-Sistema
• Funzjonijiet imwebbsa fuq iċ-ċippa: SPI, I2C, timer/counter
• Oxxillatur fuq iċ-ċippa b'eżattezza ta' 5.5%
• TraceID uniku għat-traċċar tas-sistema
• Modalità Programmabbli Darba Waħda (OTP)
• Provvista waħda tal-enerġija b'firxa operattiva estiża
• Skennjar tal-konfini tal-Istandard IEEE 1149.1
• Programmazzjoni fis-sistema konformi mal-IEEE 1532
11. Firxa Wiesgħa ta' Għażliet ta' Pakketti
• Għażliet ta' pakketti TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Għażliet ta' pakketti b'impatt żgħir
– Żgħir daqs 2.5 mm x 2.5 mm
• Migrazzjoni tad-densità appoġġjata
• Imballaġġ avvanzat mingħajr aloġenu
