Mikroproċessuri AM3352BZCZA100 – MPU ARM Cortex-A8 MPU

• Sa 1-GHz Sitara™ ARM® Cortex® -A8 32-Bit RISC Processor

– Koproċessur NEON™ SIMD

– 32KB ta’ Istruzzjoni L1 u 32KB ta’ Data Cache B’Sejbien ta’ Żball Uniku (Parità)

– 256KB ta’ L2 Cache B’Kodiċi ta’ Korrezzjoni ta’ Żbalji (ECC)

– 176KB ta’ On-Chip Boot ROM

– 64KB ta’ RAM Dedikata

– Emulazzjoni u Debug – JTAG

– Kontrollur ta' Interruzzjoni (sa 128 Talba ta' Interruzzjoni)

• Memorja fuq iċ-ċippa (RAM L3 Kondiviża)

– 64KB ta' RAM tal-Kontrollur tal-Memorja On-Chip (OCMC) għal Għan Ġenerali

– Aċċessibbli għall-Masters Kollha

– Jappoġġja ż-Żamma għal Qawmien Mgħaġġel

• Interfaces tal-Memorja Esterna (EMIF)

– Kontrollur mDDR(LPDDR), DDR2, DDR3, DDR3L:

– mDDR: Arloġġ ta' 200-MHz (Rata tad-Data ta' 400-MHz)

– DDR2: Arloġġ ta' 266-MHz (Rata tad-Data ta' 532-MHz)

– DDR3: Arloġġ ta' 400-MHz (Rata tad-Data ta' 800-MHz)

– DDR3L: Arloġġ ta' 400-MHz (Rata tad-Data ta' 800-MHz)

– Xarabank tad-Data 16-Bit

– 1GB ta' Spazju Totali Indirizzabbli

– Jappoġġja Konfigurazzjonijiet ta 'Apparat tal-Memorja waħda x16 jew Żewġ x8

– Kontrollur tal-Memorja għal Għan Ġenerali (GPMC)

– Interface flessibbli tal-Memorja Asinkronika ta’ 8-Bit u 16-Bit B’sa Seba’ Għażliet taċ-Ċippa (NAND, NOR, Muxed-NOR, SRAM)

– Juża Kodiċi BCH biex Jappoġġja 4-, 8-, jew 16-Bit ECC

– Juża Hamming Code biex Tappoġġja 1-Bit ECC

– Modulu ta’ Lokalizzatur ta’ Żbalji (ELM)

– Użat flimkien mal-GPMC biex Jillokalizza Indirizzi ta' Żbalji tad-Data minn Polinomji tas-Sindrome Ġġenerati Bl-użu ta' Algoritmu BCH

– Jappoġġja 4-, 8-, u 16-Bit għal kull 512-Byte Block Error Location Ibbażat fuq Algoritmi BCH

• Subsistema ta' Unità Programmabbli f'Ħin Reali u Subsistema ta' Komunikazzjoni Industrijali (PRU-ICSS)

– Jappoġġja Protokolli bħal EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, u Aktar

– Żewġ Unitajiet Programmabbli Real-Time (PRUs)

– Proċessur RISC ta’ 32-Bit Load/Store Kapaċi li jaħdem f’200 MHz

– 8KB ta’ RAM ta’ Istruzzjoni B’Sejbien ta’ Żball Uniku (Parità)

– 8KB ta’ RAM tad-Data B’Sejbien ta’ Żball Uniku (Parità)

– Multiplikatur ta '32-Bit ta' Ċiklu Uniku B'Akkumulatur ta '64-Bit

– Modulu GPIO imtejjeb Jipprovdi Appoġġ għal Shift In/Out u Lukkett Parallel fuq Sinjal Estern

– 12KB ta’ RAM Kondiviża B’Sejbien ta’ Żball Uniku (Parità)

– Tliet Banek ta' Reġistru ta' 120 Byte Aċċessibbli minn Kull PRU

– Kontrollur ta' Interruzzjoni (INTC) għall-Immaniġġjar ta' Avvenimenti ta' Input tas-Sistema

– Xarabank tal-Interkonnessjoni Lokali għall-Konnessjoni tal-Masters Interni u Esterni mar-Riżorsi Ġewwa l-PRU-ICSS

– Periferali Ġewwa l-PRU-ICSS:

– Port UART wieħed bil-pinnijiet tal-kontroll tal-fluss, jappoġġja sa 12 Mbps

– Modulu Wieħed ta' Qbid Imsaħħaħ (eCAP).

– Żewġ Portijiet Ethernet MII li Jappoġġaw Ethernet Industrijali, bħal EtherCAT

– Port MDI wieħed

• Modulu ta' Ġestjoni tal-Enerġija, Irrisettja u Arloġġ (PRCM).

– Jikkontrolla d-Dħul u l-Ħruġ tal-Modi Stand-By u Deep-Sleep

– Responsabbli għas-Sekwenzar tal-Irqad, is-Sekwenzar tal-Qlib tad-Dominju tal-Enerġija, is-Sekwenzar tal-Qawmien u s-Sekwenza tal-Qlib tad-Dominju tal-Enerġija

– Arloġġi

– Oxxillatur ta’ Frekwenza Għolja integrat minn 15- sa 35-MHz Użat biex Jiġġenera Arloġġ ta’ Referenza għal Arloġġi Diversi ta’ Sistema u Periferali

– Jappoġġja l-Kontroll tal-Arloġġ Individwali li Jippermetti u Iddiżattiva għal Sottosistemi u Periferali biex Jiffaċilita l-Konsum tal-Enerġija Mnaqqas

– Ħames ADPLLs biex Jiġġenera Arloġġi tas-Sistema (Subsistema MPU, Interface DDR, USB u Periferali [MMC u SD, UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)

– Qawwa

– Żewġ Domini tal-Enerġija li ma Jinbidlux (Arloġġ f’Ħin Real [RTC], Loġika ta’ Qawmien [WAKEUP])

– Tliet Dominji tal-Enerġija Swiċċjabbli (Subsistema MPU [MPU], SGX530 [GFX], Periferali u Infrastruttura [PER])

– Jimplimenta SmartReflex™ Klassi 2B għall-Iskala tal-Vultaġġ Core Ibbażat fuq it-Temperatura tad-Die, Varjazzjoni tal-Proċess, u Prestazzjoni (Scalar tal-Vultaġġ Adattiv [AVS])

– Skalar tal-Frekwenza tal-Vultaġġ Dinamika (DVFS)

• Arloġġ f'ħin reali (RTC)

– Data fil-ħin reali (Jum-Xahar-Sena-Jum tal-Ġimgħa) u Ħin (Sigħat-Minuti-Sekondi)

– Oxxillatur Intern 32.768-kHz, Loġika RTC u LDO Intern 1.1-V

– Input Indipendenti ta' Power-on-Reset (RTC_PWRONRSTn).

– Pin ta 'Input Dedikat (EXT_WAKEUP) għal Avvenimenti ta' Qawmien Esterni

– Allarm Programmabbli Jista’ Jintuża biex Jiġġenera Interruzzjonijiet Interni lill-PRCM (għal Wakeup) jew Cortex-A8 (għal Notifika ta’ Avveniment)

– Allarm Programmabbli Jista’ Jintuża Bi Output Estern (PMIC_POWER_EN) biex Jippermetti lill-IC tal-Immaniġġjar tal-Enerġija biex Jirrestawra Domini tal-Enerġija Mhux RTC

• Periferali

– Sa Żewġ Portijiet DRD ta’ Veloċità Għolja USB 2.0 (Apparat b’Rwol Doppju) B’PHY Integrat

– Sa Żewġ MACs Gigabit Ethernet Industrijali (10, 100, 1000 Mbps)

– Swiċċ Integrat

– Kull MAC Jappoġġja Interfaces MII, RMII, RGMII, u MDIO

– MACs Ethernet u Swiċċ Jistgħu Joperaw Indipendenti minn Funzjonijiet Oħra

– IEEE 1588v1 Precision Time Protocol (PTP)

– Sa Żewġ Portijiet tan-Netwerk taż-Żona tal-Kontrollur (CAN).

– Jappoġġja l-Verżjoni CAN 2 Partijiet A u B

– Sa Żewġ Portijiet tas-Serjali Awdjo Multikanali (McASPs)

– Ittrasmetti u Irċievi Arloġġi sa 50 MHz

– Sa Erba' Pinnijiet tad-Dejta Serjali għal kull Port McASP B'Arloġġi Indipendenti TX u RX

– Jappoġġja Time Division Multiplexing (TDM), Inter-IC Sound (I2S), u Formati Simili

– Jappoġġja Trażmissjoni tal-Interface Awdjo Diġitali (formati SPDIF, IEC60958-1, u AES-3)

– Buffers FIFO għat-Trażmissjoni u r-Riċeviment (256 Bytes)

– Sa Sitt UARTs

– L-UARTs kollha Jappoġġaw Modi IrDA u CIR

– L-UARTs kollha Jappoġġaw RTS u CTS Flow Control

– UART1 Jappoġġja Kontroll Sħiħ tal-Modem

– Sa Żewġ Interfaces Serjali McSPI Master u Slav

– Sa Żewġ Ċipep Selects

– Sa 48 MHz

– Sa Tliet Portijiet MMC, SD, SDIO

– 1-, 4- u 8-Bit MMC, SD, Modi SDIO

– MMCSD0 għandu Ferrovija tal-Enerġija Dedikata għal Operazzjoni ta' 1.8-V jew 3.3-V

– Sa 48-MHz Rata ta' Trasferiment tad-Dejta

– Jappoġġja Card Detect u Write Protect

– Jikkonforma mal-ispeċifikazzjonijiet MMC4.3, SD, SDIO 2.0

– Sa Tliet Interfaces Master u Slave I 2C

– Modalità Standard (sa 100 kHz)

– Modalità Mgħaġġla (sa 400 kHz)

– Sa Erba' Banek ta' Pinnijiet ta' I/O għal Għan Ġenerali (GPIO).

– 32 Pinn GPIO għal kull Bank (Multiplexed Ma' Pinnijiet Funzjonali Oħra)

– Il-pinnijiet GPIO Jistgħu Jintużaw bħala Inputs ta’ Interruzzjoni (sa Żewġ Inputs ta’ Interruzzjoni għal kull Bank)

– Sa Tliet Inputs Esterni ta' Avvenimenti DMA li jistgħu Jintużaw ukoll bħala Inputs ta' Interruzzjoni

– Tmien Timers ta' Għan Ġenerali ta' 32-Bit

– DMTIMER1 huwa Timer ta’ 1-ms Użat għall-Qurdien tas-Sistema Operattiva (OS).

– DMTIMER4–DMTIMER7 huma Pinned Out

– One Watchdog Timer

– Magna tal-Grafika 3D SGX530

– Arkitettura bbażata fuq il-madum Li Twassal sa 20 Miljun Poligoni kull Sekondi

– Universali Scalable Shader Engine (USSE) hija Magna Multithreaded li Jinkorpora Pixel u Funzjonalità Vertex Shader

– Sett ta’ Karatteristika ta’ Shader Avvanzat f’Eċċess ta’ Microsoft VS3.0, PS3.0, u OGL2.0

– Appoġġ API Standard tal-Industrija ta' Direct3D Mobile, OGL-ES 1.1 u 2.0, u OpenMax

– Tibdil tal-Kompitu Fin-Grained, Ibbilanċjar tat-Tagħbija, u Ġestjoni tal-Enerġija

– Operazzjoni Mmexxija mid-DMA ta' Ġeometrija Avvanzata għal Interazzjoni Minima tas-CPU

– Anti-Aliasing ta' Immaġni ta' Kwalità Għolja programmabbli

– Indirizzar tal-Memorja Virtwalizzata għalkollox għal Operazzjoni ta' OS f'Arkitettura ta' Memorja Unifikata

• Periferali tal-Logħob

• Awtomazzjoni tad-Dar u Industrijali

• Appliances Mediċi tal-Konsumatur

• Printers

• Sistemi ta' Nollijiet Intelliġenti

• Magni tal-Vending Konnessi

• Miżien

• Konsols Edukattivi

• Ġugarelli Avvanzati