Mikroproċessuri AM3352BZCZA100 – MPU MPU ARM Cortex-A8

• Proċessur RISC Sitara™ ARM® Cortex® -A8 ta' 32-Bit sa 1-GHz

– Koproċessur SIMD NEON™

– 32KB ta' Istruzzjoni L1 u 32KB ta' Cache tad-Data b'Sejbien ta' Żball Uniku (Parità)

– 256KB ta' Cache L2 b'Kodiċi li Jikkoreġi l-Iżbalji (ECC)

– 176KB ta' ROM tal-Ibbutjar On-Chip

– 64KB ta' RAM Dedikata

– Emulazzjoni u Debugging – JTAG

– Kontrollur tal-Interruzzjoni (sa 128 Talba għal Interruzzjoni)

• Memorja On-Chip (RAM L3 Kondiviża)

– 64KB ta' RAM tal-Kontrollur tal-Memorja On-Chip għal Skop Ġenerali (OCMC)

– Aċċessibbli għall-Masters Kollha

– Jappoġġja ż-Żamma għal Qawmien Mgħaġġel

• Interfejsijiet tal-Memorja Esterna (EMIF)

– Kontrollur mDDR(LPDDR), DDR2, DDR3, DDR3L:

– mDDR: Arloġġ ta' 200-MHz (Rata ta' Dejta ta' 400-MHz)

– DDR2: Arloġġ ta' 266-MHz (Rata ta' Dejta ta' 532-MHz)

– DDR3: Arloġġ ta' 400-MHz (Rata ta' Dejta ta' 800-MHz)

– DDR3L: Arloġġ ta' 400-MHz (Rata ta' Dejta ta' 800-MHz)

– Xarabank tad-Data ta' 16-il Bit

– 1GB ta' Spazju Indirizzabbli Totali

– Jappoġġja Konfigurazzjonijiet ta' Apparat tal-Memorja x16 waħda jew tnejn x8

– Kontrollur tal-Memorja għal Skop Ġenerali (GPMC)

– Interfaċċja tal-Memorja Asinkronika Flessibbli ta' 8-Bit u 16-Bit b'massimu ta' Seba' Għażliet ta' Ċippa (NAND, NOR, Muxed-NOR, SRAM)

– Juża l-Kodiċi BCH biex Jappoġġja ECC ta' 4, 8, jew 16-il Bit

– Juża l-Kodiċi Hamming biex Jappoġġja ECC ta' 1-Bit

– Modulu tal-Lokatur tal-Iżbalji (ELM)

– Użat flimkien mal-GPMC biex jinstabu l-Indirizzi ta' Żbalji fid-Dejta minn Polinomji tas-Sindrome Ġġenerati bl-użu ta' Algoritmu BCH

– Jappoġġja l-Lokazzjoni tal-Iżball ta' Blokk ta' 4, 8, u 16-il Bit għal kull 512-il Byte Ibbażata fuq l-Algoritmi BCH

• Sottosistema ta' Unità Programmabbli f'Ħin Reali u Sottosistema ta' Komunikazzjoni Industrijali (PRU-ICSS)

– Jappoġġja Protokolli bħal EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, u Aktar

– Żewġ Unitajiet Programmabbli f'Ħin Reali (PRUs)

– Proċessur RISC ta' 32-Bit Load/Store Kapaċi Jaħdem f'200 MHz

– 8KB ta' RAM ta' Istruzzjoni b'Sejbien ta' Żball Uniku (Parità)

– 8KB ta' RAM tad-Data b'Sejbien ta' Żball Uniku (Parità)

– Multiplikatur ta' 32-Bit b'Ċiklu Uniku b'Akkumulatur ta' 64-Bit

– Modulu GPIO Mtejjeb Jipprovdi Appoġġ għal Shift In/Out u Parallel Latch fuq Sinjal Estern

– 12KB ta' RAM Kondiviża b'Sejbien ta' Żball Uniku (Parità)

– Tliet Banek ta' Reġistru ta' 120 Byte Aċċessibbli minn Kull PRU

– Kontrollur tal-Interruzzjoni (INTC) għall-Immaniġġjar ta' Avvenimenti ta' Input tas-Sistema

– Xarabank ta' Interkonnessjoni Lokali għall-Konnessjoni ta' Masters Interni u Esterni mar-Riżorsi Ġewwa l-PRU-ICSS

– Periferali Ġewwa l-PRU-ICSS:

– Port UART wieħed b'pinnijiet tal-kontroll tal-fluss, jappoġġja sa 12 Mbps

– Modulu Wieħed ta' Qbid Imtejjeb (eCAP)

– Żewġ Portijiet Ethernet MII li Jappoġġjaw Ethernet Industrijali, bħal EtherCAT

– Port MDIO wieħed

• Modulu tal-Enerġija, Ir-Reset, u l-Ġestjoni tal-Arloġġ (PRCM)

– Jikkontrolla d-Dħul u l-Ħruġ tal-Modalitajiet Stand-By u Deep-Sleep

– Responsabbli għas-Sekwenzar tal-Irqad, is-Sekwenzar tat-Tifi tad-Dominju tal-Enerġija, is-Sekwenzar tal-Qawmien, u s-Sekwenzar tat-Tifi tad-Dominju tal-Enerġija

– Arloġġi

– Oxxillatur ta' Frekwenza Għolja Integrat ta' 15 sa 35 MHz Użat biex Jiġġenera Arloġġ ta' Referenza għal Diversi Arloġġi tas-Sistema u Periferali

– Jappoġġja l-Kontroll Individwali tal-Attivazzjoni u d-Diżattivazzjoni tal-Arloġġ għas-Sottosistemi u l-Periferali biex Jiffaċilita t-Tnaqqis tal-Konsum tal-Enerġija

– Ħames ADPLLs biex Jiġġeneraw Arloġġi tas-Sistema (Sottosistema MPU, Interfaċċja DDR, USB u Periferali [MMC u SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], Arloġġ tal-Pixel LCD)

– Qawwa

– Żewġ Dominji tal-Enerġija li ma jistgħux jinxtegħlu (Arloġġ f'Ħin Reali [RTC], Loġika ta' Qawmien [WAKEUP])

– Tliet Dominji tal-Enerġija li Jistgħu Jinxtegħlu (Sottosistema MPU [MPU], SGX530 [GFX], Periferali u Infrastruttura [PER])

– Jimplimenta SmartReflex™ Klassi 2B għall-Iskalar tal-Vultaġġ tal-Qalba Ibbażat fuq it-Temperatura tad-Die, il-Varjazzjoni tal-Proċess, u l-Prestazzjoni (Skalar tal-Vultaġġ Adattiv [AVS])

– Skalar Dinamiku tal-Frekwenza tal-Vultaġġ (DVFS)

• Arloġġ f'Ħin Reali (RTC)

– Informazzjoni dwar id-Data f'Ħin Reali (Jum-Xahar-Sena-Jum tal-Ġimgħa) u l-Ħin (Sigħat-Minuti-Sekondi)

– Oxxillatur Intern ta' 32.768-kHz, Loġika RTC u LDO Intern ta' 1.1-V

– Input Indipendenti ta' Power-on-Reset (RTC_PWRONRSTn)

– Pin ta' Input Dedikat (EXT_WAKEUP) għal Avvenimenti ta' Qawmien Esterni

– Allarm Programmabbli Jista' Jintuża biex Jiġġenera Interruzzjonijiet Interni lill-PRCM (għal Wakeup) jew Cortex-A8 (għal Notifikazzjoni ta' Avveniment)

– Allarm Programmabbli Jista' Jintuża b'Output Estern (PMIC_POWER_EN) biex Jippermetti lill-IC tal-Ġestjoni tal-Enerġija biex Jirrestawra d-Dominji tal-Enerġija Mhux RTC

• Periferali

– Sa Żewġ Portijiet USB 2.0 DRD (Apparat b'Rwol Doppju) ta' Veloċità Għolja b'PHY Integrat

– Sa Żewġ MACs Gigabit Ethernet Industrijali (10, 100, 1000 Mbps)

– Swiċċ Integrat

– Kull MAC Jappoġġja l-Interfejsijiet MII, RMII, RGMII, u MDIO

– Il-MACs u s-Swiċċijiet Ethernet Jistgħu Jaħdmu Indipendentement minn Funzjonijiet Oħra

– Protokoll tal-Ħin ta' Preċiżjoni IEEE 1588v1 (PTP)

– Sa Żewġ Portijiet tan-Netwerk taż-Żona tal-Kontrollur (CAN)

– Jappoġġja l-Verżjoni 2 tal-CAN Partijiet A u B

– Sa Żewġ Portijiet Serjali tal-Awdjo Multikanal (McASPs)

– Arloġġi ta' Trażmissjoni u Riċeviment sa 50 MHz

– Sa Erba' Pinnijiet tad-Data Serjali għal kull Port McASP b'Arloġġi TX u RX Indipendenti

– Jappoġġja l-Multiplexing tad-Diviżjoni tal-Ħin (TDM), Inter-IC Sound (I2S), u Formati Simili

– Jappoġġja t-Trażmissjoni tal-Interfaċċja tal-Awdjo Diġitali (Formati SPDIF, IEC60958-1, u AES-3)

– Buffers FIFO għat-Trażmissjoni u r-Riċeviment (256 Bytes)

– Sa Sitt UARTs

– L-UARTs kollha jappoġġjaw il-Modi IrDA u CIR

– L-UARTs kollha jappoġġjaw il-Kontroll tal-Fluss RTS u CTS

– UART1 Jappoġġja Kontroll Sħiħ tal-Modem

– Sa Żewġ Interfejsijiet Serjali McSPI Master u Slave

– Sa Żewġ Għażliet ta' Ċippa

– Sa 48 MHz

– Sa Tliet Portijiet MMC, SD, SDIO

– Modi MMC, SD, SDIO ta' 1, 4 u 8 bits

– L-MMCSD0 għandu Power Rail Dedikat għal Operazzjoni ta' 1.8‑V jew 3.3-V

– Rata ta' Trasferiment tad-Data sa 48-MHz

– Jappoġġja s-Sejbien tal-Kard u l-Protezzjoni mill-Kitba

– Jikkonforma mal-Ispeċifikazzjonijiet MMC4.3, SD, SDIO 2.0

– Sa Tliet Interfejsijiet I 2C Master u Slave

– Modalità Standard (sa 100 kHz)

– Modalità Mgħaġġla (sa 400 kHz)

– Sa Erba' Banek ta' Pinnijiet I/O għal Skop Ġenerali (GPIO)

– 32 Pinnijiet GPIO għal kull Bank (Multiplexati ma' Pinnijiet Funzjonali Oħra)

– Il-Pinnijiet GPIO Jistgħu Jintużaw bħala Inputs ta' Interruzzjoni (sa Żewġ Inputs ta' Interruzzjoni għal kull Bank)

– Sa Tliet Inputs ta' Avveniment DMA Esterni li jistgħu jintużaw ukoll bħala Inputs ta' Interruzzjoni

– Tmien Tajmers ta' Skop Ġenerali ta' 32-Bit

– DMTIMER1 huwa Timer ta' 1 ms Użat għat-Ticks tas-Sistema Operattiva (OS)

– DMTIMER4–DMTIMER7 huma Pinned Out

– Timer tal-Għassiesa Wieħed

– Magna tal-Grafika 3D SGX530

– Arkitettura bbażata fuq il-madum li twassal sa 20 miljun poligonu kull sekonda

– Il-Magna Shader Skalabbli Universali (USSE) hija Magna b'Ħjut Multipli li Tinkorpora l-Funzjonalità ta' Shader tal-Pixel u tal-Vertex

– Sett ta' Karatteristiċi Avvanzati ta' Shader li Jaqbżu l-Microsoft VS3.0, PS3.0, u OGL2.0

– Appoġġ tal-API Standard tal-Industrija ta' Direct3D Mobile, OGL-ES 1.1 u 2.0, u OpenMax

– Tibdil tal-Kompiti b'Grain Fin, Bilanċjar tat-Tagħbija, u Ġestjoni tal-Enerġija

– Operazzjoni Mmexxija mid-DMA b'Ġeometrija Avvanzata għal Interazzjoni Minima tas-CPU

– Anti-Aliasing ta' Immaġni ta' Kwalità Għolja Programmabbli

– Indirizzament tal-Memorja Virtualizzat Kompletament għall-Operazzjoni tal-OS f'Arkitettura tal-Memorja Unifikata

• Periferali tal-Logħob

• Awtomazzjoni Domestika u Industrijali

• Apparati Mediċi għall-Konsumatur

• Printers

• Sistemi Intelliġenti ta' Pedaġġ

• Magni tal-Bejgħ Konnessi

• Miżien tal-Użin

• Konsols Edukattivi

• Ġugarelli Avvanzati